为什么要使用PLL?

先了解一下什么是时钟电路?

　　时钟电路就是产生像时钟一样准确运动的振荡电路，任何工作都按时间顺序。用于产生这个时间的电路就是时钟电路。

　　组成：晶体振荡器、晶震控制芯片和电容组成。

　　现在流行的串行时钟电路有：DS1302、DS1307、PCF8485等

　　它们的特点：接口简单、价格低廉、使用方便。

　　DS1302：具有涓细电流充电能力的电路，主要特点：采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。采用普通32.768KHz晶振。

　　PLL(PhaseLocked Loop):锁相环电路。用来统一整合时脉讯号，使高频器件正常工作。如：内存的存取资料等。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，有相应的器件VCO，实现转成高频，但不稳定，故利用锁相环路就可以实现稳定且高频的时脉冲讯号。

　　什么是时脉：指同步电路中时钟的基础频率，它以(若千次周期每秒)来度量，单位是(Hz)

　　总之，PLL可以同步频率，相位正交。倍频、变频。